# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-022197

(43) Date of publication of application: 21.01.2000

(51)Int.Cl.

H01L 31/107

(21)Application number: 10-189474

(71)Applicant : NEC CORP

(22)Date of filing:

03.07.1998


(72)Inventor: WATANABE ISAO

### (54) AVALANCHE PHOTODIODE

(57) Abstract

PROBLEM TO BE SOLVED: To obtain a highly reliable giga-bit response avalanche photodiode(APD) having simple element structure.

SOLUTION: A laminate structure of an n-type semiconductor buffer layer 12, a semiconductor multiplication layer 13, a p-type semiconductor field relax layer 14, a p-type semiconductor light absorbing layer, a p-type semiconductor cap layer 17 and a p-type semiconductor contact layer 18 is formed is formed on a semiconductor substrate 11. The p-type semiconductor light absorbing layer has a depletion region 15 of 10 nm-0.3 µm thick abutting on the p-type semiconductor field relax layer 14, and a nondepletion region 16 of 2 µm thick or less contiguous thereto.



# **LEGAL STATUS**

[Date of request for examination]

03.07.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3141847

[Date of registration]

22.12.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

# (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-22197 (P2000-22197A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl.7 HO1L 31/107 識別配号

FI

H01L 31/10

テーマコード(参考) 5F049

請求項の数9 OL (全8頁) 審查請求 有

(21)出願番号

特願平10-189474

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

平成10年7月3日(1998.7.3) (22) 出願日

(72)発明者 渡邊 功

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100108578

(外3名) 弁理士 高橋 韶男

Fターム(参考) 5F049 AA09 AB07 BA01 BA03 BB01

DAO2 DAO3 DAO6 DA11 FA11


HA01

# アパランシェフォトダイオード (54) 【発明の名称】

(修正有)

【課題】 簡易な素子構造で、ギガビット応答・高信頼 (57)【要約】 性なアバランシェフォトダイオード(APD)を実現す る。

半導体基板11上に、n型半導体バッフ ァ層12と、半導体増倍層13と、p型半導体電界緩和 層14と、p型半導体光吸収層と、p型半導体キャップ 層17と、p型半導体コンタクト層18とからなる積層 構造を有するアバランシェフォトダイオードにおいて、 該 p 型半導体光吸収層が、該 p 型半導体電界緩和層 1 4 に隣接する厚さ10nm以上0.3μm以下の空乏化領 域15と、これに隣接する厚さ $2\mu$ m以下の非空乏化領 域16の2層から構成されることを特徴とするアバラン シェフォトダイオード。



【特許請求の範囲】 半導体基板上に、第1導電型半導体バッ ファ層と、半導体増倍層と、第2導電型半導体電界緩和 層と、第2導電型半導体光吸収層と、第2導電型半導体 キャップ層と、第2導電型半導体コンタクト層とからな る積層構造を有するアバランシェフォトダイオードにお

前記第2導電型半導体光吸収層が、前記第2導電型半導 いて、 体電界緩和層に隣接する厚さ10mm以上0.3μm以 下の空乏化領域と、さらにこれに隣接する厚さ2μm以 下の非空乏化領域の2層から構成されることを特徴とす るアバランシェフォトダイオード。

【請求項2】 請求項1に記載のアバランシェフォトダ イオードにおいて、

前記第1導電型がn型で、前記第2導電型がp型である ことを特徴とするアバランシェフォトダイオード。

【請求項3】 請求項1または2に記載のアバランシェ フォトダイオードにおいて、

エッチングで形成した端面入射構造を有することを特徴 とするアバランシェフォトダイオード。

【請求項4】 請求項1から請求項3のいずれかに記載 のアバランシェフォトダイオードにおいて、

前記第2導電型光吸収層のキャリア濃度が、該空乏化光 吸収層にむかって、段階的に、または、連続的に変化し ていることを特徴とするアバランシェフォトダイオー ۲.

半導体基板上に、第1導電型半導体バッ ファ層と、第1導電型半導体光吸収層と、第1導電型半 導体電界緩和層と、半導体増倍層と、エッチング停止層 と、第2導電型半導体キャップ層と、第2導電型半導体 コンタクト層とからなる積層構造を有し、かつ、受光領 域の外周部分に表面より少なくとも概第1導電型半導体 電界緩和層に達する深さの第1導電型化領域と、さらに は、該受光領域上の該第2導電型半導体キャップ層と該 第1導電型化領域の間に深さが該第2導電型半導体コン タクト層と該キャップ層の厚さ和に相当する環状分離溝 領域とを有するアバランシェフォトダイオードにおい

前記第1導電型半導体光吸収層が、前記第1導電型半導 体電界緩和層に隣接する厚さ10 n m以上0.3 μ m以 下の空乏化領域と、さらにこれに隣接する厚さ 2 μ m以 下の非空乏化領域の2層から構成されることを特徴とす るアバランシェフォトダイオード。

【請求項6】 請求項5に記載のアバランシェフォトダ イオードにおいて、

第1導電型がp型で、第2導電型がn型であることを特 徴とするアバランシェフォトダイオード。

【請求項7】 請求項5または請求項6に記載のアバラ ンシェフォトダイオードにおいて、

エッチングで形成した端面入射構造を有し、該端面から

の該第1導電型化領域の長さが20μm以下であること を特徴とするアバランシェフォトダイオード。

請求項7に記載のアバランシェフォトダ 【請求項8】 イオードにおいて、

前記端面入射構造における後端面からの前記第1導電型 化領域の長さが20μm以下であることを特徴とするア バランシェフォトダイオード。

【請求項9】 請求項5から請求項8に記載のアバラン シェフォトダイオードにおいて、

前記第1導電型光吸収層のキャリア濃度が、前記空乏化 光吸収層にむかって、段階的に、または、連続的に変化 していることを特徴とするアバランシェフォトダイオー

# 【発明の詳細な説明】

20

【発明の属する技術分野】本発明は、光通信用のギガビ ット応答速度を有し、製作が容易、かつ、髙信頼なアバ ランシェフォトダイオード(APD)の構造に関する。

【従来の技術】次世代の加入者系光通信システムにおい [0002] ては、ギガビット応答速度を有し、かつ、低コストなア バランシェフォトダイオード (APD) が要求されてい る。このような素子には、素子構造が簡易で量産性・低 コスト性にすぐれ、かつ、石英系光導波路(PLC)等 にパッシブアライメントにより容易にハイブリッド実装 が可能で、かつ、高信頼である、といった性能・特徴が ・必要である。このような目的の実現をめざした従来案子 の一例として、図5に示す埋込導波路構造のAPD(特 開平4-286168号)が報告されている。図におい て、符号51はn<sup>+</sup>-InP基板、52はn<sup>-</sup>InP光導 波路層、53はリッジ型光導波領域、54はマッチング 層、55はInGaAs光吸収層、56はn<sup>+</sup>-InP 増倍層、57はp<sup>+</sup>拡散層、58はp<sup>-</sup>拡散領域、59は I n P埋込層、510はp側電極、511はn側電極で ある。この従来素子では、素子のアクティブ部分をIn P59で埋込み再成長し、かつパッシブ半導体光導波路 53を集積する構造である。また、他の例として、図6 に示すメサ型面入射構造APD(信学会総合大会199 8、C-3-11) がある。図において、61はn型I nP基板、62はn型InPバッファ層、63は超格子 増倍層、64はp型InP電界緩和層、65p ̄型In 40 G a A s 光吸収層、 6 6 は p 型 I n P キャップ層、 6 7 はp<sup>+</sup>型InGaAsコタクト層、68は受光領域、6 9はパッシベーション膜、610はp電極、611はn 電極、612はARコートである。さらに、他の例とし て、図7に示すメサ型導波路構造APD(特開平6-2 37009号) がある。図において、71はn型InP 基板、 7 2 は n 型 I n A l A s バッファ層、 7 3 は超格 子増倍層、74はp型InAlGaAs電界緩和層、7 5はp型InGaAs光吸収層、76はp型InAlG

3 aAsバッファ層、77はp型InAlAsバッファ 層、18はp型InGaAsコタクト層、19はポリイ ミドパッシベーション膜、710はp電極、711はn 電極である。図6および図7に示すメサ型導波路構造A PDでは、メサエッチングで形成した素子のアクティブ 部分にポリイミド等の表面保護膜69、79を直接コー トした簡易な構造の案子である。また、別な例として図 8に示す面入射構造プレーナ型APD (IEEE、Ph otonics Technology Letter s、8巻、827-829ページ、1996) がある。 図において、81はSI-InP基板、82はp<sup>+</sup>型バ ッファ層、83はp<sup>-</sup>型InGaAs光吸収層、84は p型InP電界緩和層、85はノンドープInAlAs /InAlGaAs超格子増倍層、86はn<sup>+</sup>型InA IAsキャップ層、87はn<sup>+</sup>型InGaAsコンタク ト層、88は円環状分離溝、89p型化領域、810は ガードリング、812はp電極、813はn電極、81 4はパッシベーション膜、815はARコートである。 この場合、厚さ1μm程度以上の空乏化光吸収層83を 有するためにガードリング810が不可欠な素子構造で ある。一方、図9に示す従来例は、アバランシェ増倍機 能は有さないpnフォトダイオード(特開平9-275 224号、信学技法LQE97-120 (1997)) である。図において、91はp型光吸収層、92はn型 電極層、93はキャリア走行層、94はp型キャリアブ ロック層、95はアノード電極、96はカソード電極、 97は半絶縁性基板、98はn型クリフ層、99はi型 セットバック層、910はp型コンタクト層である。こ れは、超高速応答(40~160GHz)・高飽和出力  $(\sim 1\ V)$  を目的としたメサ型構造素子である。この従 来例は、本発明のAPD構成に一見類似しているかのよ うな構造であるが、目的上・構造上、本発明とは異なる

ので、その相違を後述する。

【発明が解決しようとする課題】上記図5に示す従来構 造APDでは、作製工程(埋込工程)が複雑で良品歩留 まりが低下するという問題点がある。また、図6および 図7に示す従来構造APDでは、メサ端面(特にInG aAs光吸収層のメサ端面)と表面保護膜の安定性が不 十分で高信頼な特性が得にくいという問題点がある。ま た、図8に示す従来構造APDでは、作製工程(ガード リング作製工程)が複雑であるという問題点がある。 【0004】一方、図9に示す従来構造pnフォトダイ

オードでのAPD動作を考えると、キャリア走行層93 とp型光吸収層91の間に電界緩和層が存在していな い。このため、光吸収層91の電界をトンネル暗電流の 発生限界以下に制御するのは、p側ではナローバンドギ ャップのp型光吸収層91のみであるため、APDとし て動作させようとすると、キャリア走行層 9 3 に接する 光吸収層91で電界上昇が生じて暗電流が増大するとい

う不具合が生じる。さらには、本従来例では、該 p 型光 吸収層91はバイアス状態で空乏化しないように設定さ れているため、参考文献(信学技法LQE97-120 (1997)) によれば、該p型光吸収層91とキャリ ア走行層93の間のバンド不連続によるヘテロ障壁を光 吸収層91で発生した光励起キャリア(電子)が乗り越 えて高速応答するために、該p型光吸収層91うち、キ ャリア走行層93に接する非常に薄い領域(10nm) 9 9 のみを高純度 (i型層)として空乏化させ、かつ、 該キャリア走行層93のうち、光吸収層91に接する非 常に薄い領域(10nm)98をクリフ層としてデルタ 的にn型に高濃度ドーピングさせている。このような層 構造、特にn型髙濃度クリフ層98構造が不可欠な構造 では、もしアバランシェ増倍をキャリア走行層で発生さ せようとしても、アバランシェ増倍が発生するほどの髙 電界を印加する前に光吸収層側で暗電流が増大してしま うことを避け得ない。すなわち、本従来例の素子構造 は、本質的にAPDに導入不可能なものである。

【0005】本発明は、上述した事情に鑑みてなされた もので、ギガビット応答速度を有し、簡易な構造で製作 が容易、かつ、高信頼な、新規な光加入者系用低コスト APDを実現することを目的とする。

# [0006]

【課題を解決するための手段】上記目的を達成するため の本発明に係るアバランシェフォトダイオードは、以下 のような特徴を有する。

【0007】本発明の第一のアバランシェフォトダイオ ードは、半導体基板上に、第1導電型半導体バッファ層 と、半導体増倍層と、第2導電型半導体電界緩和層と、 第2導電型半導体光吸収層と、第2導電型半導体キャッ プ層と、第2導電型半導体コンタクト層とからなる積層 構造を有するアバランシェフォトダイオードにおいて、 前記第2導電型半導体光吸収層が、前記第2導電型半導 体電界緩和層に隣接する厚さ10nm以上0. 3μm以 下の空乏化領域と、さらにこれに隣接する厚さ 2 μ m以 下の非空乏化領域の2層から構成されることを特徴とす る。この場合、例えば、前記第1導電型はn型で、前記 第2導電型はp型である。また、この第一のアバランシ ェフォトダイオードは、エッチングで形成した端面入射 構造を有していると好適である。さらには、前記第2導 電型光吸収層のキャリア濃度が、該空乏化光吸収層にむ かって、段階的に、または、連続的に変化していると好 適である。

【0008】本発明の第一のアバランシェフォトダイオ ―ドの作用を図1および図2を用いて説明する。尚、図 の詳細については、発明の実施の形態において詳述す る。図1に示すメサ型素子構造においては、図6、図7 に示す従来例との比較を行うと、 p 型半導体光吸収層 (図6の65に相当) が、該p型半導体電界緩和層14

に隣接する厚さ10nm以上0. 3μm以下の空乏化領

域15、さらにこれに隣接する厚さ2μm以下の非空乏 化領域16の両方を具備することが新規な特徴である。 従来例では、該p型半導体光吸収層が単一の厚さ0.4 μm以上の空乏化領域を含む光吸収層 6 5 で構成されて いる。本発明の構成では、空乏化する光吸収層の層厚が 極端に薄いため、メサ側壁において露出する空乏化した ナローバンドギャップ In GaAs 光吸収層の表面積を 極端に小さくすることができる。従来例のメサ型素子の 暗電流の経時劣化の原因は、この空乏化したナローバン ドギャップInGaAs光吸収層と表面保護膜110と の間の界面の経時的不安定性によるものであるから、本 発明では、表面積の極小化の効果により、該界面の経時 的安定性が大きく改善され、経時的に安定な暗電流特性 ・髙信頼特性が実現できる。その際、パシベーション膜 110にはポリイミド等の有機膜ばかりでなく、SiN 等の無機膜も用いることができる。応答速度に関して は、該p型非空乏化光吸収層16で発生したフォトキャ リアのうち電子は、有効質量が小さく熱拡散速度が大き いので、厚さが2μm以下であれば電子拡散走行によ り、ギガビット応答に十分可能な時間で該p型空乏化光 吸収層15に注入され、次に、該p型空乏化光吸収層1 5における電界で加速されエネルギーを獲得するので、 該電界緩和層14との間のヘテロ障壁をGHz以上の高 速応答で乗り越えることができる。この時、該p型空乏 化光吸収層15における電界で加速されエネルギーを獲 得するためには、ある程度以上の走行距離が必要であ る。よって、該p型空乏化光吸収層15の厚さの下限 は、電界加速によるエネルギー獲得に必要な最小値、ま た、上限値は、前述の、高信頼化の効果が得られる最大 値、の各々によって与えられることになる。一方、該 p 型非空乏化光吸収層16で発生したフォトキャリアのう ち正孔は、誘電緩和時間で短時間に応答、p型電極11 1に収集される。さらに、該p型非空乏化光吸収層16 のキャリア濃度が該空乏化光吸収層にむかって段階的 に、もしくは連続的に変化していることを特徴とする構 造を付加すると、フェルミレベルの傾斜が電子拡散を促 進することから、該p型非空乏化光吸収層16の厚さに 対して相対的により高速応答(比較的厚い場合1.5~ 2μmでも、10Gbps近い応答特性)を実現でき る。以上、シンプルな素子構造で、ギガビット応答特性 を有し、高信頼なメサ型APDが実現できる。図1で・ は、裏面入射構造素子に本発明の構造を適応したもの で、表面入射型に比較して低容量化が容易である。図2 では、導波路構造を有するが、エッチングで形成した端 面入射構造を有し、形成の容易なSiN等の無機無反射 膜をパシベーション膜210として端面にコートするこ とで素子が作製できる。すなわち、作製が容易で、ギガ ビット応答・高信頼でかつ、他の光導波路とのパッシブ 実装が容易・低実装コストのメサ型APDを実現でき る。

【0009】本発明の第二のアバランシェフォトダイオ ードは、半導体基板上に、第1導電型半導体バッファ 層、第1導電型半導体光吸収層、第1導電型半導体電界 緩和層、半導体増倍層、エッチング停止層、第2導電型 半導体キャップ層、第2導電型半導体コンタクト層から なる積層構造を有し、かつ、受光領域の外周部分に表面 より少なくとも概第1導電型半導体電界緩和層に達する 深さの第1導電型化領域、さらには、該受光領域上の該 第2導電型半導体キャップ層と該第1導電型化領域の間 10. に深さが該第2導電型半導体コンタクト層と該キャップ 層の厚さ和に相当する環状分離溝領域、を有するアバラ シシェフォトダイオードにおいて、前記第1導電型半導 体光吸収層が、前記第1導電型半導体電界緩和層に隣接 する厚さ10 n m以上0. 3 μ m以下の空乏化領域と、 さらにこれに隣接する厚さ2 μ m以下の非空乏化領域の 2層から構成されることを特徴とする。この場合、例え ば、第1導電型がp型、第2導電型がn型である。ま た、この第二のアバランシェフォトダイオードは、エッ チングで形成した端面入射構造を有し、該端面からの該 第1導電型化領域の長さが20μm以下であると好適で ある。さらに、前記端面入射構造における後端面からの 第1導電型化領域の長さが20μm以下であると好適で ある。さらには、前記第1導電型光吸収層のキャリア濃 度が、前記空乏化光吸収層にむかって、段階的に、また は、連続的に変化していると好適である。

【0010】本発明の第二のアバランシェフォトダイオ ードの作用を図3および図4を用いて説明する。尚、図 の詳細については、発明の実施の形態において詳述す る。図3に示すプレーナ型素子構造は、図8に示す従来 30 例(IEEE、Photonics Technolo gy Letters、8巻、827-829ページ、 1996)の素子構造を基本としているが、該p型半導 体光吸収層(図8の83に相当)が、該p型半導体電界 緩和層35に隣接する厚さ10nm以上0.3μm以下 の空乏化領域34と、さらにこれに隣接する厚さ2μm 以下の非空乏化領域33の両方を具備することを新規な 特徴とする。これに対して従来例では、該p型半導体光 吸収層83が単一の厚さ1μm以上の空乏化領域を含む 光吸収層で構成されている。本発明の構成では、空乏化 する光吸収層34の層厚が極端に薄いため、バイアス電 圧のうちこの層に配分される電圧分が数V程度以下と極 端に小さくなるので、光吸収増倍分離(SAM)構造の APDで通常不可欠なガードリングを特に設けなくても 面内均一増倍が容易に得られるという利点を有する。す なわち、該空乏化光吸収層34の厚さの下限は、前述と 同じく電界加速によるヘテロ障壁分エネルギーの獲得に 必要な最小値、また、上限値は、ガードリングなしで高 い再現性で均一増倍の得られる最大値、の各々によって 与えられることになる。以上、シンプルな素子構造で、

50 ギガビット応答特性を有し、非常に髙信頼なプレーナ型

APDが実現できる。図3では、裏面入射構造素子に本 発明の構造を適応したもので、表面入射構造に比較して 低容量化が容易である。図4では、導波路構造を有する が、エッチングで形成した端面入射構造を有し、該光入 射端面部から該p型化領域411の長さが20μm以下 であることを新規な特徴とする。また、これに加えて、 後端面からの該p型化領域411の長さも20μm以下 であることを新規な特徴とする。このような構造では、 該p型化領域4111では光吸収はあるがアバランシェ増 倍は起こらない無効な領域が存在する。しかし、本発明 の領域長の範囲では光吸収量は顕著でなく、量子効率の 低下はほとんど生じない。また、後端面領域もこの様な 構造であれば、高反射膜417をコートすることで、光 吸収無しに反射光を利用できるので短い素子長(低素子 容量)でも高量子効率が実現できる。この素子構造で は、導波路の横方向の光閉じ込め機能は、受光領域の導 波路上部のn型キャップ層48がリッジ形状であるた め、これにより得られる。応答速度に関しては、図1の 本発明のときと同じ原理で高速応答する。このような導 波路構造プレーナ型APDは、作製が容易で、ギガビッ ト応答・高信頼でかつ、他の光導波路とのパッシブ実装 が容易なため、実装コストの低減可能というメリットも 有する。

### [0011]

【発明の実施の形態】第一の実施形態について説明す る。まず、はじめに n基板上11にn型バッファ層1 2を約1μm、ノンドープInAlGaAs/InAl As超格子増倍層13を~0.5μm、p<sup>+</sup>型InP電 界緩和層14を30~100nm、p型空乏化InGa As光吸収層15を10nm、p型非空乏化InGaA s 光吸収層 1 6 を~ 1 . 5 μ m 、 p <sup>+</sup>型 I n P キャップ 層17を0. 5μm、p+型InGaAs層18を0. 1μm、順次ガスソースMBE法で積層する。次に、直 径20~50μm程度の円形受光領域メサ19をエッチ ングにより形成する。ついで、パッシベーション膜11 OをSiNもしくは、ポリイミドで形成し、p/n電極 111/112を形成し、基板11を150 µ m程度に 鏡面研磨後、基板裏面にARコート113を形成する。 以上のプロセスにより本発明の第一の実施形態の裏面入 射型メサ型アバランシェフォトダイオードが製作でき る。本素子では、増倍暗電流が10nA程度以下の低暗 電流で高速(GB積70~80GHz)な特性が確認さ れ、さらには、暗電流の経時的安定性も、たとえば15 0℃のエージングでも1000時間経過後も暗電流の増 加が全くない高信頼な特性が確認された

【0012】第二の実施形態について説明する。まず、 はじめに η基板上21にη型バッファ層22を約1μ m、ノンドープInAlGaAs/InAlAs超格子 増倍層23を~0.5μm、p<sup>+</sup>型InP電界緩和層2

層25を10nm、p型非空乏化InGaAs光吸収層 26を~1.5μm、p<sup>+</sup>型InPキャップ層27を 0. 5 μm、p<sup>†</sup>型 In GaAs 層 28 を 0. 1 μm、 順次ガスソースMBE法で積層する。次に、幅10μm 長さ50~100μm程度の長方形受光領域メサ29を エッチングにより形成する。ついで、パッシベーション 膜210をSiNで形成し、p/n電極211/212 を形成し、基板21を150 μ m程度に鏡面研磨する。 なお、該長方形メサの光り入射端面以外の段差部に段差 10 緩和・補強用のポリイミドを付加する場合もある。以上 のプロセスにより本発明の第二の実施形態のメサ型導波 路構造アバランシェフォトダイオードが製作できる。本 素子では、増倍暗電流が10nA程度以下の低暗電流で 高速(GB積70~80GHz)な特性が確認され、さ らには、暗電流の経時的安定性も、たとえば150℃の エージングでも1000時間経過後も暗電流の増加が全 くない高信頼な特性が確認された。

【0013】第三の実施形態について説明する。まず、 はじめに SI-InP基板上31にp型バッファ層3 20 2を約1μm、p型非空乏化InGaAs光吸収層33 を~1.5μm、p型空乏化InGaAs光吸収層34 を10nm、p+型InP電界緩和層35を30~10 Onm、ノンドープInAlGaAs/InAlAs超 格子増倍層36を~0.5μm、ノンドープInPエッ チング停止層37を10nm、 n<sup>+</sup>型InAlAsキャ ップ層38を0.5μm、 n<sup>+</sup>型InGaAs層39を 0. 1μm、順次ガスソースMBE法で積層する。な お、InP基板はp型、n型を用いても同様である。 次に、直径25μmの円形受光領域310の外周領域 30 に、幅2~10μmの円環状分離溝312を上述のエッ チング停止層37を用いて選択エッチングにて形成す る。ついで、該円環状分離溝312の外周に、その内側 の円形領域を残して選択的にp型化領域311をZn拡 散もしくはBeイオン注入で形成する。Be注入の場 合、2インチフルウェハでのプロセスが可能である。そ の後、パッシベーション膜313をSiNもしくは、ポ リイミドで形成し、p/n電極314/315を形成 し、基板31を150μm程度に鏡面研磨後、基板裏面 にARコート316を形成する。以上のプロセスにより 40 本発明の第三の実施形態の裏面入射型プレーナ型アバラ ンシェフォトダイオードが製作できる。本素子では、増 倍暗電流が10nA程度以下の低暗電流で高速(GB積 70~80GHz) な特性が確認され、さらには、暗電 流の経時的安定性も、たとえば200℃のエージングで も1000時間経過後も暗電流の増加が全くない非常に 高信頼な特性が確認された。

【0014】第四の実施形態について説明する。まず、 はじめに SI-InP基板上41にp型バッファ層4 2を約1μm、p型非空乏化InGaAs光吸収層43 4を30~100nm、p型空乏化InGaAs光吸収 50 を~1.5μm、p型空乏化InGaAs光吸収層44

を10nm、p<sup>+</sup>型InP電界緩和層45を30~10. Onm、ノンドープInAlGaAs/InAlAs超 格子増倍層46を~0.5μm、ノンドープInPエッ チング停止層47を10nm、 n<sup>+</sup>型InAlAsキャ ップ層48を0.5μm、 n<sup>+</sup>型InGaAs層49を 0. 1μm、順次ガスソースMBE法で積層する。な お、InP基板はp型、n型を用いても同様である。 次に、直径15μm程度の円形部を両端に有し、両円を 接続する長方形型からなる細長い導波路構造の受光領域 410の外周領域に、幅2~10μmの円環状分離溝4 12を上述のエッチング停止層47を用いて選択エッチ ングにて形成する。ついで、該分離溝412の外周に、 その内側領域を残して選択的にp型化領域411を2n 拡散もしくは、Beイオン注入で形成する。Be注入の 場合、2インチフルウェハでのプロセスが可能である。 その後、導波路メサを形成するためのメサエッチング工 程で長方形メサを形成、パッシベーション膜413とし てSiNを堆積し、p/n電極414/415を形成 後、基板41を150μm程度に研磨する。該パッシベ ーション膜は光入射端面部分では、無反射 (AR) 膜4 16としても作用する。以上のプロセスにより本発明の 第四の実施形態のプレーナ導波路型アバランシェフォト ダイオードが製作できる。本素子では、増倍暗電流が1 0 n A程度以下の低暗電流で高速(GB積70~80G Hz)な特性が確認され、さらには、暗電流の経時的安 定性も、たとえば200℃のエージングでも1000時 間経過後も暗電流の増加が全くない非常に高信頼な特性 が確認された。また、他の光導波路 (PLC等) とのパ ッシブアライメント実装も容易であった。また、該導波 路構造の後端面に髙反射膜を形成した素子では、短い導 波路長、すなわち、低素子容量で、高量子効率が実現で きた。

【0015】上記の第三および第四の実施形態ではエッチング停止層を用いた場合を示しているが、エッチング停止層がない場合も、通常のドライエッチング法を用いれば、深さ方向の精度に支障なく同様の素子形状が形成できるので、本発明の趣旨と全く同様といえる。

【0016】また、上記の第二および第四の実施形態の 導波路構造APDにおいては、入射端面と光ファイバと の結合損を低下させるために、APD導波路構造中に非 40 空乏化中間屈折率層を挿入し、導波モードをマルチモー ド化すれば、外部量子効率を向上できる。

【0017】さらに、上記の第一から第四のいずれの実施形態においても、増倍層にInAlAs/InAlGaAsAs超格子、電界緩和層にInPを用いた素子構造で説明がなされているが、増倍層にInAlAs/InGaAsP超格子、あるいは、InAlAs/InGaA21s超格子、あるいはAlを含む半導体層(InAlA22s、InAlAsP)、電界緩和層にInAlAs、I23nGaAsPを用いた素子構造、及び、これらの組み合5024

わせで構成される素子構造の場合も全て同様である。

【0018】また、上記の第一から第四のいずれの実施 形態においても、該非空乏化光吸収層のキャリア濃度が 単一の場合を想定したが、このキャリア濃度が該空乏化 光吸収層にむかって、段階的に、もしくは連続的に変化 している場合も素子構造は同様である。

【0019】また、上記の第三および第四の実施例において、p-InP基板、もしくは、n-InP基板を用いた構造でも、全く同様である。

### 10 [0020]

【発明の効果】以上詳述したように、本発明に係るアバランシェフォトダイオードによれば、簡易な構造で、ギガビット応答特性の高信頼な、APDを製作でき、次世代の加入者系光通信システム用高感度受光素子が実現できる。

### 【図面の簡単な説明】

【図1】 本発明の第一のアバランシェフォトダイオードを示す断面図である。

【図2】 本発明の第一のアバランシェフォトダイオー 20 ドの端面入射構造を有する場合の断面図である。

【図3】 本発明の第二のアバランシェフォトダイオードを示す断面図である。

【図4】 本発明の第二のアバランシェフォトダイオードの端面入射構造を有する場合の断面図である。

【図5】 第一の従来例のアバランシェフォトダイオードを示す斜視図である。

【図6】 第二の従来例のアバランシェフォトダイオードを示す断面図である。

【図7】 第三の従来例のアバランシェフォトダイオードを示す断面図である。

【図8】 第四の従来例のアバランシェフォトダイオードを示す断面図である。

【図9】 第五の従来例のアバランシェフォトダイオードを示す断面図である。


# 【符号の説明】

- 11 半導体基板
- 12 n型半導体バッファ層
- 13 半導体増倍層
- 14 p型半導体電界緩和層
- ) 15 p型空乏化半導体光吸収層
  - 16 p型非空乏化半導体光吸収層
  - 17 p型半導体キャップ層
  - 18 p型半導体コタクト層,
  - 19 受光領域
  - 111 p電極
  - 112 n電極
  - 21 半導体基板
  - 22 n型半導体バッファ層
  - 23 半導体増倍層
- 50 24 p型半導体電界緩和層


	11			12
2 5	p 型空乏化半導体光吸収層		4 4	p 型空乏化半導体光吸収層
2 6	p 型非空乏化半導体光吸収層		4 5	p 型半導体電界緩和層
2 7	p型半導体キャップ層		4 6	半導体增倍層
2 8	p型半導体コタクト層	-	4 7	半導体エッチング停止層
2 9	受光領域		48	n 型半導体キャップ層
2 1 1	p 電極		4 9	n 型半導体コタクト層
2 1 2	n 電極		410	受光領域
31.	半導体基板		4 1 1	p 型化領域
3 2	p 型半導体バッファ層		4 1 2	環状分離溝
3 3	p 型非空乏化半導体光吸収層	10	4 1 4	p 電極
3 4	p 型空乏化半導体光吸収層		4 1 5	n 電極
3 5	p型半導体電界緩和層		4 1 7	高反射膜
3 6	半導体増倍層		5 3	リッジ型光導波領域
3 7	半導体エッチング停止層		5 9	In P埋込層
3 8	n 型半導体キャップ層		6 5	p <sup>-</sup> 型 I n G a A s 光吸収層
3 9	n 型半導体コタクト層		6 9	パッシベーション膜
3 1 0	受光領域		7 9	ポリイミドパッシベーション膜
3 1 1	p 型化領域		8 3	p-型InGaAs光吸収層
3, 1 2	環状分離溝		8 1 0	ガードリング
3 1 4	p電極	20	9 1	p型光吸収層
3 1 5	n 電極	•	9 3	キャリア走行層
4 1	半導体基板		98	n 型クリフ層
4 2	p型半導体バッファ層		99	i 型セットバック層
4 3	p 型非空乏化半導体光吸収層			

【図1】


112




[図2]




[図3]




【図4】




【図5】




【図6】



【図7】



【図8】



【図9】

